フィンランドの新興企業による100倍高速なCPU

AI アクセラレータが急速に進化する時代において、汎用 CPU はあまり注目されていません。「CPU を世代ごとに見てみると、漸進的な改善が見られます」と、フィンランドに拠点を置く Flow Computing の CEO 兼共同創設者 Timo Valtonen 氏は言います。

ヴァルトネン氏の目標は、CPU を本来の「中心的な」役割に戻すことです。そのために、同氏とチームは新しいパラダイムを提案しています。たとえば、ラップトップに 16 個の同一の CPU コアを搭載して計算速度を上げようとする代わりに、メーカーは 4 個の標準 CPU コアと Flow Computing のいわゆる並列処理ユニット (PPU) コア 64 個を同じフットプリントに搭載して、最大 100 倍のパフォーマンスを実現できます。ヴァルトネン氏と共同研究者は、8 月の Hot Chips カンファレンスでその主張を述べました。

PPU は、コンピューティング タスクが並列化可能な場合に高速化を実現しますが、従来の CPU ではその並列化を活用できるほど十分に装備されておらず、GPU などにオフロードするにはコストがかかりすぎます。

「通常、私たちは『並列化は、大規模なワークロードがある場合にのみ価値がある』と言います。そうでないと、オーバーヘッドによって多くのメリットが損なわれるからです」と、Flow Computing とは提携していない、ドイツのハーゲンにある FernUniversität の並列化および VLSI の教授兼学科長である Jörg Keller 氏は言います。「そして、これは現在、より小規模なワークロードに向かって変化しており、つまり、コード内でこの並列化を適用できる場所が増えていることを意味します。」

コンピューティング タスクは、大まかに 2 つのカテゴリに分類できます。各ステップが前のステップの結果に依存するシーケンシャル タスクと、独立して実行できる並列タスクです。Flow Computing の CTO 兼共同設立者である Martti Forsell 氏は、単一のアーキテクチャを両方のタイプのタスクに最適化することはできないと述べています。そのため、各タイプのタスクに最適化される個別のユニットを用意するというアイデアです。

「コードの一部としてシーケンシャルなワークロードがある場合、CPU 部分がそれを実行します。並列部分になると、CPU はその部分を PPU に割り当てます。つまり、両方の長所を活かすことができるのです」と Forsell 氏は言います。

フォーセル氏によると、並列処理に最適化されたコンピュータ アーキテクチャには、主に 4 つの要件があります。メモリ遅延の許容、つまり次のデータがメモリからロードされている間、アイドル状態にならない方法を見つけること、いわゆるスレッド (並列で実行されるプロセッサ命令のチェーン) 間の通信に十分な帯域幅、効率的な同期、つまりコードの並列部分が正しい順序で実行されることを確認すること、および低レベルの並列処理、つまり実際に数学的および論理的演算を同時に実行する複数の機能ユニットを使用する機能です。Flow Computing の新しいアプローチでは、「並列計算用にアーキテクチャを再設計、つまり最初からゼロから設計し始めました」とフォーセル氏は言います。

どのCPUもアップグレードできる可能性がある

メモリ アクセスの遅延を隠すために、PPU はマルチスレッドを実装しています。各スレッドがメモリを呼び出すと、最初のスレッドが応答を待っている間に別のスレッドが実行を開始できます。帯域幅を最適化するために、PPU には柔軟な通信ネットワークが装備されており、必要に応じて任意の機能ユニットが他のユニットと通信できるため、低レベルの並列処理も可能になります。同期遅延に対処するために、従来の同期プロトコルよりも最大 10,000 倍効率的であるとされるウェーブ同期と呼ばれる独自のアルゴリズムが使用されています。