1733231816
2024-12-03 06:41:00
最近、AMD に関連していくつかの変化が聞こえてきました。それらは異なる分野や要素に関するものではありますが、それらはすべて、同社が費用を非常に現実的に管理しようとしていることを示しています。理由は一見しただけでは明らかではないかもしれませんが、財務実績と多くのセグメントにおける市場シェアは同社がこれまでで最高となっています。しかし、IT 市場は長期的には変動に似ており、あらゆる成長期には遅かれ早かれ必ず低迷が訪れます。
しかし、同様のステップは製品開発でも行われています。最近発表されたグラフィックス チップの開発の簡素化についても言及できます。グラフィックス チップは、GCN 時代以降、CDNA コンピューティング アーキテクチャとグラフィックス RDNA に分割されました。開発の調整が不足していたため、製品がこれらに基づいて構築されるほど大きく分割されました。アーキテクチャには、まったく異なるサポート、最適化、ソフトウェアが必要です。副社長の Jack Huynh 氏は 9 月に、現状では、一方のアーキテクチャでメモリ階層を変更すると、既存の最適化がもう一方のアーキテクチャでは使用できなくなるため、ハードウェアが変更されるたびにソフトウェア部門は振り出しに戻ったと述べました。一部の情報源は、これがハイエンド (チップレット) RDNA 4 モデルをキャンセルする理由の 1 つであると説明しています。このモデルでは、CDNA とは異なるメモリ階層が使用されると思われます。
ただし、グラフィックス計画の変更はこれだけではありません。その前から、AMDがRDNA 4のモバイル版をキャンセルしたことが明らかになった。当初のロードマップによれば、RDNA 4は2025年初めにAPUでデビューする予定だった クラーケン。しかし、時間の経過とともに、次世代 APU は、UDNA がすでに利用可能になる 2027 年の初めまでには登場しないことが判明しました (生産開始は 2026 年に予定されています)。言い換えれば、RDNA 4 の統合バージョンの開発は、利益率の高いセグメントを対象としたものではない単一の製品にのみ利益をもたらすことになります。モバイル RDNA 4 は廃止され、代わりに既製の RDNA 3.5 が使用され、最初から統合グラフィックスの形式で展開できるように設計されました。
Zen プロセッサーのロードマップ (AMD)
利用可能な資金をより効果的に管理するための別の取り組みは、計画の変更にも見られます。 禅6これは当初、8 コア、16 コア、および 32 コアのチップレットの形式で開発されました。私たちは最近、8 コアと 16 コアのシリーズが 12 コアのシリーズに置き換えられたことを知りました。サーバー用の 32 コアは残りました。
ただし、おそらく変わったのは、32 コアのチップレット (CCD) を搭載するプロセッサ自体の形状です。元のリーク資料によると、AMDは中央の大きなチップレットを4つの小さなチップレットに分割する予定だったという。これらは一種のチェーンを形成し、チェーンの各部分は 32 コア CCD (または特定のプロセッサ モデルに必要な他のチップレット) のペアを接続します。ただし、YouTube チャンネル MLID によると、AMD は状況を再評価し、中央のチップレットは 4 つに分割されず、2 つに分割される予定です。
AMD Epyc Venice / Zen 6、オリジナルフォーム (MLID)
大きなモノリスをチップレットに分割すると、歩留まりが向上し、柔軟性が向上することを思い出してください。しかしその一方で、限界もあり、ある限界以下に縮小すると別のデメリットも生じます。 1 つのシリコン片を 2 つ (3 つ、4 つ…) に分割するたびに、小さなシリコン片のそれぞれに、隣接するシリコン片と接続するためのインターフェースを装備する必要があることに留意する必要があります。これは、追加のシリコン、追加の電力要件、より大きなシリコン パッドまたはブリッジの必要性、追加のソフトウェア ソリューション (OC およびアプリケーションの観点からすべてを透過的に動作させるため)、および潜在的な問題の原因となり、それらを解決する潜在的な必要性を意味します。これにより、製品のリリースが遅れる可能性があります。
ヴェッキオ橋 (インテル)
例としてはアクセラレータが挙げられます 古い橋そこからインテルは、製図段階から完成したシリコンに至るまでの新製品の準備を 2 年間加速すると約束した。逆は真であり、ミニタイルの山 (合計 63 個、そのうち 47 個が機能する) をレイアウトすることは、競合他社による多大な遅延とオーバーロールを意味しましたが、結果的には非常に簡単なパスを選択しました。
Sエピック ヴェネツィア (禅6) そのため、おそらく AMD は開発中に、4 つの IOD は不必要に多く、相互接続に必要な追加のシリコンに見合った根本的な利点をもたらさないことに気づいたのでしょう。 IOD はおそらく大きくなり (ただし、現在の IOD よりもかなり小さい)、それぞれに最大 4 つの 32 コア (またはその他) チップレットが接続されることになります。
#Zen #Epyc #Venice #でも変更がありIOD #は #つではなく #つになりました