1715458017
2024-05-11 17:43:05
数週間前、私たちは Eliyan の NuLink PHY がシリコン インターポーザーを廃止し、すべてを単一のエレガントなパッケージに統合する方法を書きました。 本質的にどのようにして、 ソケットがマザーボードになる可能性があります。
最近開催された第 30 回年次北米技術シンポジウムで、台湾積体電路製造会社 (TSMC) は、システム イン パッケージにつながるチップ オン ウェーハ オン サブストレート (CoWoS) パッケージング技術のバージョンを構築する計画を明らかにしました ( SiP) は、現在の最大のものの 2 倍以上のサイズになります。
「TSMCはシステム・オン・ウェーハにより、300mmウェーハ上に多数のダイを実装できる革新的な新しいオプションを提供し、データセンターの占有スペースを大幅に削減しながらより多くの計算能力を提供し、ワットあたりのパフォーマンスを桁違いに向上させます。」と会社は言いました。
膨大な量のパワー
TSMC の最初の SoW 製品である、統合ファンアウト (InFO) テクノロジーに基づくロジック専用ウェハーは、すでに生産されています。
CoWoS テクノロジーを使用したチップオンウェーハ バージョンは 2027 年に登場すると予想されており、これにより「SoIC、HBM、およびその他のコンポーネントを統合して、データセンターのサーバー ラックに匹敵するコンピューティング能力を備えた強力なウェーハレベル システムを作成することが可能になります」サーバー全体でも。」
移動の様子をレポートして、 トムのハードウェア はこの言葉をさらに発展させて、「TSMC が想定している設計の 1 つは、12 個の HBM4 メモリ スタックと追加の I/O ダイと結合された 4 つのスタックされた SoIC に依存しています。 このような巨大な機器は確かに膨大な量の電力を消費することになります。ここでは数千ワットについて話していますが、非常に高度な冷却技術が必要になります。 TSMC はまた、そのようなソリューションでは 120x120mm の基板を使用することを期待しています。」
しかし、巨大チップの開発というTSMCの野心的な追求は、次のようなものによって小さく見えてしまう。 Cerebras Systems の最新の Wafer Scale Engine 3 (WSE-3)、「世界最速のAIチップ」と呼ばれています。 WSE-3 は 4 兆個のトランジスタを誇り、前世代の WSE-2 の 2 倍の強力さを備えながら、同じエネルギー消費量と価格を維持します。 5nm TSMC プロセスで作成されたこの新しいチップは、62 ペタフロップスに相当する 125 ペタフロップスという驚異的なピーク AI パフォーマンスを提供します。 エヌビディア H100 GPU。
TechRadar Pro の詳細
#ソケットはマザーボードですパート #Intel #の最大のライバル #そして #Nvidia #の親友 #はキロワットの電力を使用できる巨大チップの構築を計画していますがセレブラスの兆トランジスタ巨大企業ほど大きくはなりません