インテルの新しい FinFET はファウンドリ サービス プロバイダーの計画を示唆

先週の VLSI シンポジウムで、インテルは高性能データセンター顧客向けのファウンドリー サービスの基盤となる製造プロセスの詳細を明らかにした。同じ消費電力で、インテル 3 プロセスは以前のプロセスであるインテル 4 より 18 パーセント性能が向上している。同社のロードマップでは、インテル 3 は同社が 2011 年に開発したフィン電界効果トランジスタ (FinFET) 構造を使用する最後のプロセスである。しかし、インテルが FinFET が最先端ではなくなった後も同社の計画に不可欠な技術を初めて採用している。さらに、この技術は同社がファウンドリーとなり、他社向けに高性能チップを製造する計画にとって極めて重要である。

双極子仕事関数金属と呼ばれるこの技術により、チップ設計者は複数の異なるしきい値電圧のトランジスタを選択できます。しきい値電圧とは、デバイスがオンまたはオフになるレベルです。Intel 3 プロセスでは、1 つのチップに、厳密に制御された 4 つのしきい値電圧のいずれかを持つデバイスを含めることができます。これは、さまざまな機能がさまざまなしきい値電圧で最適に動作するため重要です。たとえば、キャッシュ メモリでは、通常、電力を浪費する電流漏れを防ぐために、高いしきい値電圧を持つデバイスが必要です。一方、他の回路では、最も低いしきい値電圧を持つ最も高速なスイッチング デバイスが必要になる場合があります。

しきい値電圧は、トランジスタのゲート スタック、つまりトランジスタを通る電流の流れを制御する金属と絶縁層の層によって設定されます。歴史的には、「しきい値電圧は金属の厚さによって決まります」と、Intel のファウンドリ技術開発担当副社長 Walid Hafez 氏は説明します。「仕事関数金属が厚ければ厚いほど、しきい値電圧は低くなります。」しかし、トランジスタの形状に依存するため、デバイスや回路が小型化するにつれて、いくつかの欠点が生じます。

製造工程における小さな偏差によってゲート内の金属の量が変わり、しきい値電圧の範囲がかなり広くなる可能性がある。そして、これが Intel 3 プロセスが、Intel が自社専用にチップを製造することからファウンドリとして運営する方向への変化を例示する点である。

「外部ファウンドリの運営方法は、最近までのインテルのような統合デバイスメーカーとは大きく異なります」とハフェズ氏は言う。「ファウンドリの顧客は異なるものを求めています…彼らが必要とするものの 1 つは、しきい値電圧の非常に狭い変動です。」

Intel は違います。厳しいしきい値電圧許容範囲がなくても、最も性能の良い部品をデータセンター事業に向け、性能の低い部品を他の市場セグメントに向けることで、すべての部品を販売できます。

「外部の顧客の多くはそうしません」と彼は言う。チップが彼らの制約を満たさない場合、彼らはそれを捨てなければならないかもしれない。「そのため、Intel 3 がファウンドリ分野で成功するには、非常に厳しいバリエーションを持つ必要があります。」

双極子はその後も

双極子仕事関数材料は、ゲート内にどれだけのスペースがあるかを気にすることなく、しきい値電圧に対する必要な制御を保証します。これは金属と他の材料の独自の混合物であり、わずかオングストロームの厚さであるにもかかわらず、トランジスタのシリコン チャネルに強力な効果をもたらします。

Intel が双極子仕事関数材料を使用するということは、FinFET 内の各フィンを囲むゲートが薄くなることを意味します。インテル

従来の厚い金属ゲートと同様に、新しい材料の混合により、シリコンのバンド構造が静電的に変化し、しきい値電圧がシフトします。ただし、これは、ゲートとシリコンの間の薄い絶縁体に双極子（電荷の分離）を誘導することによって行われます。

ファウンドリの顧客がインテルに対して厳しい管理を要求していたため、競合のTSMCとサムスンはすでに最新のFinFETプロセスでダイポールを使用している可能性が高い。このような構造が正確に何でできているかは企業秘密だが、ランタンは以前の研究の構成要素であり、ベルギーに拠点を置くマイクロエレクトロニクス研究センターImecが発表した他の研究でも主要成分だった。その研究は、1つまたは2つの垂直フィンの代わりに、水平シリコンリボンのスタックの周りに材料を構築する最善の方法について検討した。

ナノシートまたはゲートオールラウンドトランジスタと呼ばれるこれらのデバイスでは、シリコンの各リボン間の距離はわずかナノメートルであるため、双極子は必須です。サムスンはすでにナノシートプロセスを導入しており、インテルの20Aは今年後半に導入される予定です。インテル3で双極子仕事関数を導入することで、20Aとその後継である18Aをより成熟した状態にすることができるとハフェズ氏は言います。

Intel 3 のフレーバー

Intel 3 が前世代機より 18 パーセント向上した理由は、双極子仕事関数だけではありません。フィンがより完璧に形成され、トランジスタとの接点がより鮮明になり、相互接続部の抵抗と容量が低減しました (Hafez 氏がここで詳細を説明しています)。

インテルは、Xeon 6 CPU の製造にこのプロセスを使用しています。同社は、3D スタッキングに使用する 9 マイクロメートルのシリコン貫通ビアを備えた 3-PT を含む、このテクノロジの 3 つのバリエーションを顧客に提供する予定です。「インテルの 3-PT は、今後しばらくの間、当社のファウンドリ プロセスのバックボーンとなると予想しています」と Hafez 氏は言います。