1771426643
2026-02-18 06:42:00
プロセッサー ノヴァ レイク TSMC の 2nm プロセスと新しいアーキテクチャおよび 2 倍以上のコア数を組み合わせて使用することを考慮すると、これらは Intel にとって大きなチャンスであると考えられます。 Intel は絶対数の市場シェアに問題はありませんが、最初のバージョンのリリース以来、 ゼヌ は継続する売上不振に対処できず、現在の数字によれば、その不振はさらに深刻化している。
ただ ノヴァ レイク 非常に「過大」（24 コアから 52 コアへの世代間の移行）しているように見えるため、たとえコアのパフォーマンスが Intel の考えに完全に従わなかったとしても、プロセッサには状況が改善されるほどのマージンが必要です。 アロー湖Intel はプロセスとアーキテクチャを移行しましたが、ハイパースレッディングのサポートが終了したため、このステップを補うために改善の一般的な部分が後退しました。 AMD は 禅6 世代間でコア数をわずか 50% 増やす計画ですが、これはインテルがプロセッサーに提供するコア数の 2 倍以上です ノヴァ レイク 競争力のあるパフォーマンスに匹敵するだけでなく、それを大幅に (理論的には少なくとも 3 分の 1) 上回ることも可能です。
ロードマップの Nova Lake (インテル)
しかし、長い間その兆候はありました ノヴァ レイク かなり高価になります。これは、このアーキテクチャのプロセッサ タイルの寸法に関するレポートによって確認されています。標準タイル (ハイエンドでは一度に 2 つインストールされる) は約 110 mm² に達し、大きなキャッシュ エイリアス bLLC を持つタイルは約 150 mm² 以上に達します。 AMDとは異なり、IntelはVキャッシュルート（追加のキャッシュを備えた薄いシリコン層の層化）を採用しませんが、キャッシュはさらに、タイル自体の追加シリコンの領域を専用にします。
費用対効果
これはすでに追加コストを示唆しています。AMD が V キャッシュを搭載するチップレットと搭載しないチップレットを 1 つ製造しているのに対し、Intel は 2 つのチップ設計を準備して製造する必要があります。1 つは標準キャッシュを搭載し、もう 1 つは大型キャッシュを搭載します。追加コストは、AMD が古いプロセス、つまり安価なプロセス (6nm、4nm) で追加のシリコン (キャッシュ) を生産できるのに対し、Intel キャッシュも高価な 2nm シリコンのコストがかかるという事実からも生じます。 3 番目のレベルは、1 つのモノリシック ピース内で生産すると歩留まりが低下するという事実から生じます。そのため、bLLC を備えた大きなタイルの欠陥により 1 つのプロセッサ コアが無効になった場合、そのシリコン (製造コストが高いとはいえ) は Core Ultra 9 では使用できなくなりますが、Core Ultra 7 として販売する必要があります。AMD は引き続き、欠陥のあるコアを搭載したチップレットを Ryzen 9 で使用できますが、より高価な Threadripper やさらに高価な Epyc でも使用できます。
TSMC のウェーハあたりのプロセス価格 (Nicolas Baratte)
これらの原則と数値は長い間知られていました。ただし、現在、1 つのインテル bLLC タイルの面積が約 150mm² であり、これは 2 つの 75mm² タイルと同じである特定の面積を学習中です。 禅6。その場合、当然のことながら、完璧な 75mm² のモノリスを 2 つ作るよりも、完璧な 150mm² のモノリスを作る方が高価になります。二重タイルですが、 ノヴァ レイク デュアルチップよりも高速になる可能性があります 禅6すでに 1 つの大きなタイルに対する 2nm シリコン自体のコスト ノヴァ レイク 2 チップレットよりも高くなります 禅6一方、1 つの Intel タイルが 2 つの AMD チップレットよりも高速であることは期待できません。現在、24 個の Intel コアは 16 個の AMD コアとほぼ同じパフォーマンスを提供するため、Intel の 24 コアと AMD の 24 コアは、ロープのかなり短い方を引っ張ることになります。
2nmシリコンの2倍のコスト
したがって、仮想の 2 タイル bLLC が ノヴァ レイク 最上位モデルよりも 3 分の 1 強力になります 禅6しかし、2nm シリコンの製造コストという点では、2 倍のコストがかかります。カプセル化プロセスと方法だけでも価格が高くなるため、2nm シリコンの最大 2 倍の要件による追加の増加を考慮すると、価格は次のようになります。 ノヴァ レイク 以前の HEDT セグメントに近いものは、単なる根拠のない推測ではなく、実証された事実です。 50% を超えるマージン要件があるため、新しい最上位モデルの価格がかつてのように 600 ドル前後になることは期待できません。 アロー湖。 4桁（または4桁に非常に近い）価格も問題外ではありません。
より正確な見積もりをしようとしてもまだ意味がありません。 Intel のマージン 50% の計画に関係なく、最終価格はその結果を考慮する必要があることは明らかです。 禅6。 Intelの最上位モデルがどのような形になるのかもまだ明らかではない。すでに昨年、2タイルシリーズはおそらく一定期間後にのみ市場に登場するだろう、つまりIntelはまずシングルタイルバージョン(プロセッサタイルに8個の大型コア+16個の小型コア、中央タイルに4個の省エネコア)を発売するという情報があった。 2 タイルのバリアントは後で登場し、大規模なキャッシュを備えた 2 タイルのバリアントはさらに後になる可能性があります。これまでのところ関係者が合意していない（そしておそらくインテル内でも議論されている）のは、最上位モデルの外観、つまりbLLC/大規模キャッシュを備えた2つのタイルを搭載するのか、それとも標準キャッシュを備えた1つのタイルと大きなキャッシュを備えた1つのタイルを搭載するのかということである。最初のオプションは、セカンダリ タイルに大規模なキャッシュがないと、パフォーマンスに根本的な変化がもたらされないため、非常に耐えられないほど高価になる可能性があります。
Arrow Lake の 2.6 倍の最先端シリコンを使用
いずれにせよ、利用可能な数字は、110+150mm² シリコンの組み合わせであっても、150+150mm² シリコンの組み合わせであっても、決して安くはなく、合計 75mm² 2nm シリコンを 2 つ使用できる AMD の最上位モデルの場合とは価格が完全に異なることを示しています。 3nm プロセッサ タイルを思い出してください。 アロー湖 約115mm²なので、標準的なタイルです。 ノヴァ レイク2nm プロセスへの移行にもかかわらず、同じ数のコア (8+16) が搭載されており、実質的にシリコンの節約はもたらされません。一方、AMD は 71mm² チップレットから約 75mm² チップレットに切り替え、新しいアーキテクチャに加えて、同様の寸法に 50% 多くのコアを搭載することに成功しました。
ノヴァ レイク したがって、Intel が競合に関係なく価格を決定できるように、Intel にパフォーマンスの直接の競合他社が存在しないセグメントでのハイエンドと成功への賭けとして機能します。ただし、 ノヴァ レイク の 禅6 実際に大幅に跳ね上がることはなく、IntelはAMDに従って価格を設定する必要があるが、高価な2nmシリコンに対する膨大な需要を考慮すると、それは非常に困難になるだろう。
#Nova #Lake #bLLC #タイルはZen #チップレットより #倍以上大きいです価格は記録破りになるだろう