世界

IBMは、量子エラー補正への新しいアプローチに取り組んでいます

IBMは、エラー修正に必要なキュービットの数を削減すると言う新しい量子コンピューティングアーキテクチャを発表しました。この進歩は、2029年までに顧客が利用できるスターリングと呼ばれる大規模で断層耐性の量子コンピューターを構築するという目標を支えます。量子コンピューターが構築されているqubits（ビットに相当する量子）の固有の信頼性のため、エラー修正は、信頼できる大規模なデバイスを構築するために重要です。エラー補正アプローチは、多くの物理的なキュービットに各情報の単位を広げて、「論理的なキュービット」を作成します。これにより、個々の物理的なキュービットのエラーに対する冗長性が提供されます。最も人気のあるアプローチの1つは、1つの論理的なキュービットを構成するために約1,000の物理的なキュービットが必要な表面コードとして知られています。これはIBMが最初に焦点を当てたアプローチでしたが、同社は最終的にそれをサポートするハードウェアを作成することで「エンジニアリングの夢の夢」であることに気付きました、とIBM Quantumの副社長であるJay Gambettaは記者会見で述べています。2019年頃、同社は代替案の調査を開始しました。で公開された論文で 自然 昨年、IBMの研究者は、Surface Codesが必要とするKubitsの数の約10分の1を必要とする量子低密度パリティチェック（QLDPC）コードと呼ばれる新しいエラー修正スキームを概説しました。現在、同社は、この新しいアプローチを実現できる新しい量子計算アーキテクチャを発表しました。「私たちはコードを量子エラー補正に分解しました。これは、最初の大規模で断層耐性の量子コンピューターを構築する計画です」と、IBMフェローでもあるGambetta氏は述べています。 「私たちは、科学ではなく、これらの機械を構築するための工学の問題であると確信しています。」IBMは新しい量子ロードマップを発表しますIBMは、今年後半にLoonと呼ばれるプロセッサーを使用して、このアーキテクチャを実現するための第一歩を踏み出します。このチップには、同じチップ上の遠いキュービットを接続できるカプラーが搭載されています。これは、QLDPCコードを実装するための鍵です。これらの「非局所」の相互作用は、アプローチを表面コードよりも効率的にするものであり、隣人と通信するQubitsだけに依存しています。新しいアーキテクチャの詳細とともにリリースされたロードマップによると、同社は2026年にKookaburraという後続プロセッサを構築する予定で、論理処理装置と量子メモリの両方を備えています。これは、後続のシステムが構築される種類のベースモジュールの最初のデモです。翌年のIBMは、これらのモジュールのうち2つをリンクして、Cockatooと呼ばれるデバイスを作成する予定です。ロードマップは、IBMの計画的な商用製品であるStarlingを作成するために使用されるモジュールの数を詳しく説明していませんが、コンピューターは200の論理的なキュービットを備え、1億人の量子運用を実行できます。量子プロセッサテクノロジーチームを率いているIBMフェローのマティアスステフェンは、正確にいくつの物理的なキュービットが必要なのかはまだ確定されていません。しかし、新しいアーキテクチャは、10の論理的キュービットを作成するために数百の物理的なキュービットの順序で必要とされる可能性が高いと彼は付け加えた。IBMは、翌年にクラウドで利用可能にする前に、2028年までにスターリングを構築する予定です。ニューヨーク州ポキプシーの新しい量子データセンターに収容され、IBMの現在のロードマップに最終システムの基礎を築きます。IBMの新しいアーキテクチャは、以前のテクノロジーよりも大きな進歩であると、Gartnerの副社長アナリストであるMark Horvath氏は述べています。新しいチップの接続性の向上により、それは実質的に強力になり、3D製造における大幅なブレークスルーによってバックアップされています。そして、IBMが200の論理的なキュービットに到達するのに役立つ場合、それは量子コンピューターを実際的な問題を解決する領域にもたらすでしょう、とHorvathは言います。しかし、Horvathは、IBMがそこにたどり着くために銀行を奪っているモジュラーアプローチが挑戦的であることが証明されると付け加えています。 「それは非常に複雑な仕事です」と彼は言います。 「最終的にはうまくいくと思います。それはただ、人々がそれがそうであると思っているよりもずっとずっと離れています。」残りの最大のハードルの1つは、デバイス全体のゲートフィデリティを改善することです。この新しいアーキテクチャを成功裏に実装するには、IBMのSteffen氏は、これが達成可能であると確信していますが、IBMのSteffen氏は、エラー率を数桁下げる必要があります。前進する主なパスの1つは、基礎となるキュービットのコヒーレンス時間を改善することです。これは、量子状態を維持できる期間を指します。 「これが実際にゲートエラーを改善するための主要なボトルネックの1つであるという証拠があります」とSteffen氏は言います。孤立したテストデバイスでは、IBMは平均コヒーレンス時間を2ミリ秒にプッシュすることができましたが、それをより大きなチップに変換することは簡単ではありません。 Steffen氏によると、同社は最近、ヘロンチップスを進め、約150から250マイクロ秒に進みました。システムとアンプのさまざまな部分をリンクするコネクタを含むSteffen氏によると、インフラストラクチャのサポートにも重要なエンジニアリングの課題が残っています。しかし、新しいアーキテクチャの大きな利点は、物理的なキュービットの数が減少しているため、はるかに少ないコンポーネントが必要であることです。 「これが、これらのQLDPCコードに非常に興奮している理由の1つです。これは、非四分位プロセッサのオーバーヘッドをすべて減らすためです」と彼は言います。このストーリーは、2025年6月10日に更新され、IBMの現在のロードマップの詳細を修正しました。サイトの記事からウェブ上の関連記事 #IBMは量子エラー補正への新しいアプローチに取り組んでいます