世界

配線を破壊することなくチップ上に2D材料を使用

TMD の成長温度を十分に下げて大規模製造が可能になれば、人間が使用できる実際の製品で 2D 半導体を備えた 3D 積層 CMOS を製造することに向けて大きな進歩となる可能性があります。 Kim 氏のチームの 5 人のメンバーは、韓国の Samsung のデバイス研究センターで働いていたため、この技術を市場に投入する寸前にあるように見えるかもしれません。問題は、シリコンチップに別れを告げる前に、少なくとももう1回同様の飛躍が必要なことだ。 ドーピング問題 現時点では、TMD 半導体を他のデバイスに接続する方法はわかりません。今日のチップでは、接続はドーピングによって実現されます。ドーピングとは、シリコンに不純物を注入して、金属配線と接触する点で正確に導電率を高めることです。注入された不純物は、信号が半導体とクロム、銅、プラチナなどの高導電性材料の間を移動する際の導電率の低下を滑らかにします。 原子スケールでは、ドーピングによりホスト金属の原子が外来原子で置換されます。しかし、ホスト材料が原子 1 個分の薄さの場合、どうやってそれを行うのでしょうか? 2D 二硫化モリブデンのドーピングとある程度同等の効果を達成する試みがなされてきましたが、そのプロセスを制御するのは困難でした。 Kim氏の論文の中でチームは、2D半導体をベースにした高性能チップを構築するには、摂氏400度以下で実行できるTMDのドーピングプロセスの開発が必要であると書いている。研究チームは、その技術がドープTMDの成長に役立つ可能性があると考えているが、今のところその方法はない。 もう一つの差し迫った問題は冷却です。超高密度に実装されたチップから熱を取り出すことは、単層のトランジスタでは十分に困難です。このようなレイヤーを複数重ねると、問題が大幅に悪化するはずです。 「そのようなデバイスにはヒートシンク領域が必要です。これは私たちが将来計画していることであり、そのようなチップ用の新しい冷却方式を開発する予定です」とキム氏は語った。 しかしキム氏は、2D半導体をベースにした3D積層チップは、同じチップ面積から得られる性能を劇的に向上させ、標準的なCMOSエレクトロニクスと比較して消費電力を大幅に低減できると感じているため、これらの課題には取り組む価値があると主張する。そしてこれらはすべて、将来の AI システムを強化するために必要になります。 「我々は非常に高密度のAIチップを実現するだろう」とキム氏は語った。 自然、2024 年。DOI: 10.1038/s41586-024-08236-9 #配線を破壊することなくチップ上に2D材料を使用