世界で最も高いチップはコンピューティングの限界を回避するために上向きに成長します: ムーアの法則にさようなら? |テクノロジー

何十年もの間、エレクトロニクスの進歩は、小さいほど良いという単純なルールに従ってきました。 1960 年代以来、チップが新世代になるたびに、より多くのトランジスタがより少ないスペースに詰め込まれ、有名な機能が実現されました。 ムーアの法則。 1965 年にインテルの共同創設者ゴードン・ムーアによって策定されたこの法則は、マイクロチップ内のコンポーネントの数が毎年約 2 倍になると予測しました。しかし、小型化への競争は物理的な限界に達しつつあります。現在、国際的な科学者チームが、明白であると同時に革命的な解決策を提案しています。チップ サイズを削減し続けることができない場合は、チップ サイズを拡大しましょう。

シャオハン・リー氏、サウジアラビア国王アブドラ科学技術大学（KAUST）研究員 彼のチームは、半導体と絶縁材料の垂直層を 41 層備え、これまでに製造されたものよりも約 10 倍高いチップを設計しました。最近出版されたこの作品は、 雑誌 ネイチャーエレクトロニクスこれは技術的なマイルストーンを意味するだけでなく、柔軟で効率的で持続可能な新世代の電子デバイスへの扉を開きます。

「トランジスタを 6 層以上垂直に積層することで、デバイスを横方向に小型化することなく回路密度を高めることができます」と Li 氏は説明します。 「6 つの層を使用すると、単一層の場合よりも 600% 多くのロジック機能を同じ領域に統合でき、より高いパフォーマンスとより低い消費電力を実現できます。」

ムーアの法則が始まった 2010年頃に有効性を失うチップメーカーが物理法則に遭遇したとき。今日のトランジスタの幅はわずか数ナノメートルで、非常に小さいので、 量子効果 彼らはその操作を妨害し始めます。 「ムーアの法則は、従来のシリコンマイクロエレクトロニクスにおける物理的限界に達しつつありますが、イノベーションは新たな方向に進み続けています。私たちはトランジスタを縮小し続ける代わりに、新たな材料、新たなアーキテクチャ、そしてスタッキングなどの新たな可能性を模索しています。」とリー氏は述べています。

トランジスタ超高層ビル

彼のチームが直面した技術的課題を理解するために、リー氏は建築の比喩に目を向けます。「トランジスタの各層を超高層ビルの床と考えてください。1 つの床が平らでない場合、建物全体が不安定になります。」実験成功の鍵は、彼らが「界面粗さ」と呼ぶものを理解することでした。層間の小さな不完全さは、電子の流れを妨げ、チップの性能を大幅に低下させる可能性があります。

根本的な進歩は、まったく新しい製造戦略を開発することでした。重要な点は、すべての層を室温または室温付近で堆積させ、すでに製造されている下層を保護することでした。この低温製造は単なる技術的な詳細ではありません。 「ほとんどの柔軟な材料や有機材料は高温に耐えることができません」とリー氏は説明します。 「従来の半導体プロセスは 400°C を超えることが多く、材料が溶けたり歪んだりする可能性があります。」と彼は付け加えました。プロセス全体を室温近くに保つことで、プラスチックまたはポリマー基板の使用が可能になり、将来のフレキシブルエレクトロニクスへの扉が開かれます。

設計の実現可能性を実証するために、チームはすべて同様の性能を持つチップを 600 個製造しました。研究者らは、これらのスタック型チップを使用して基本動作を実装し、従来の非スタック型チップと同等のパフォーマンスを達成しながら、消費電力ははるかに低く、次世代デバイスの一般的な 210 マイクロワットと比較してわずか 0.47 マイクロワットでした。

最初のアプリケーション

このテクノロジーを最初にどこで見ることができるでしょうか? Li 氏は楽観的ですが現実的です。「最初のアプリケーションはおそらく ウェアラブル健康センサースマートラベルと フレキシブルスクリーンここでは、低消費電力と機械的柔軟性が重要です。」長期的には、チームは大面積のコンピューティング サーフェスを構想しています。 「電子スキン」 物体や構造全体を通して感知、処理、コミュニケーションができる人。これらの新しいチップはおそらくスーパーコンピューターに電力を供給することはありませんが、家電製品などのデバイスで使用すると、消費電力が大幅に削減される可能性があります。 エレクトロニクス産業の二酸化炭素排出量。

「私たちが開発する回路は、極端な速度よりも機械的な柔軟性、低コスト、拡張性が重要なこれらのシステム向けに設計されています」とリー氏は明言します。研究者は、自分の研究がコンピューティングの新たな扉を開くと信じています。「デバイスを小型化するだけでなく、デバイスをよりインテリジェントかつ効率的に 3 次元で統合することによって、パフォーマンスのスケーリングが継続できることを示しています。」